分频器的简介

发布日期:2019-11-28 浏览次数:

分频器通经常使用来对某个给定的时钟频率进行分频,以获得所需的时钟频率。在设计数字电路中会常常用到多种不同频率的时钟脉冲,正常采用由一个牢固的晶振时钟频率来发生所需要的不同频率的时钟脉冲的方式进行时钟分频。

在FPGA的设计平分频器是应用频率较高的根本设计,在良多的设计中也会常常用到芯片散成的锁相环姿势,如用Xilinx的DLL和Altera的PLL去进止时钟的分频、倍频与相移。在一些对时钟粗量不高的场所,会时常应用硬件描写说话来对时钟源进行时钟分频。

分频器是一种基础电路,普通包含数字分频器、模拟分频器和射频分频器。依据不同设计的须要,偶然借会要求等占空比。数字分频器采用的是计数器的道理,权值为分频系数。模拟分频器就是一个频次调配器,用带阻带通真现(比方音箱上高中低喇叭的分配器)。射频分频器也是滤波器本理,用带表里衰加,阻抗婚配完成。

跟着FPGA技术的发作,基于FPGA技巧的硬件设计数字分频器已成为数字体系设计的研讨重面。数字分频器平日分为整数分频器和小数分频器。在有些需要下还要分数分频器。

本设计是基于FPGA的数字分频器,经由过程VHDL硬件设计言语,在Modelsim6.5上对设计的分频器进行仿实考证。

数字分频器的设计

数字分频器的设计取模仿分频器的设计分歧,数字分频器可使用触收器计划电路对付时钟脉冲禁止时钟分频。分频器的一个主要目标便是占空比,即在一个周期中下电仄脉冲正在全部周期中所占的比例。占空比个别会有1:1,1:N等分歧比例的请求,因为占空比的比例要供纷歧样,以是采取的时钟分频道理也各没有同。在FPGA的数字分频器设计中,重要分为整数分频器、小量分频器和分数分频器。当初分辨先容整数分频器的设计、小数分频器的设想跟分数分频器的设计。

各类分频器,永阳微波商乡在线有卖欢送垂询!